1 ．每个读周期由 5 个微处理器时钟周期构成，在 T1 周期 __________ 下降沿时刻地址总线 A0 － A9 有效，表明 CPU 在 AB 上已输出 I/O 端口地址。

2. 微处理器向总线输出数据的时间间隔总是小于外设所需数据的持续时间，所以输出口的逻辑必需有保持数据的功能。具有这种功能的器件就是 __________ 。

3. 在 PC 机中， I/O 端口操作和 DMA 操作使用相同的地址线、数据线和读写控制信号 IOR 与 IOW ，区别这两种操作的信号是 __________ 。

4.PC 机的可屏蔽硬件中断结构是由两片 8259A__________ 芯片串级构成。此种结构可以允许连接 15 个硬件中断源。

5. 并行通信用于桌面系统或室内系统，串行通信主要用于 __________ 系统。

6.PC/XT 机 I/O 端口写总线周期时序中， DB 线上的有效数据是 CPU 执行 OUT 指令输出到总线的数据，它从 T2 周期保持到 __________ 周期。

7.82C55 工作方式 1 是 __________ 工作方式。

8. 因为接到总线上的听者设备有多个同时作用，所以 NRFD 和 NDAC 信号的发送器件必须是 __________ 器件。

9.IEEE1284 标准定义的五种工作模式中，一般用于计算机光驱、硬盘等常用外设的数据传输的模式是 __________ 模式。

10. 一般 MODEM 都可以有两种工作模式：命令模式和通信模式。在命令模式下 MODEM 接收并执行计算机的命令，在通信模式下，它的工作只是 __________ 的形式。

11. 同步通信规程归结起来可分为两大类：面向字符的同步通信规程和 __________ 的同步通信规程。

12.8254 工作方式 1 是可重触发可编程的 __________ 方式。

13.MC146818 内部有 __________ 字节的 CMOS RAM 单元用来存放实时时钟和系统配置信息。

14. 在异步通信中，通信线路上传送的每个字符包括 1 个起始位， 5 － 8 个数据位， 1 个奇偶校验位以及 __________ 个停止位。

15. 在 HDLC 中对连续发送的信息帧实行编号制，可以防止信息的 __________ 。

二、单项选择题 ( 在每小题的四个备选答案中，选出一个正确答案，并将正确答案的序号填在题干的括号内。每小题 1 分，共 15 分 )

1.Pentium 机的内部数据总线为 (       ) ，地址总线为 32 位。

A.8 位             B.16 位             C.32 位             D.64 位

2.CPU 与外设交换数据，当采用程序控制 I/O 方式时，是 (       ) 。

A. 以 CPU 为主动方              B.